SpinalHDL_Chinese
关于SpinalHDL(About SpinalHDL)
开始入门(Getting Started)
数据类型(Data Types)
结构(Structuring)
语义(Semantic)
时序逻辑(Sequential logic)
寄存器(Registers)
RAM/ROM
设计错误(Design Errors)
其他语言特征(Other language features)
Libraries(库)
仿真(Simulation)
形式验证(Formal verification)
例子(Examples)
SpinalHDL_Chinese
»
时序逻辑(Sequential logic)
查看页面源码
时序逻辑(Sequential logic)
寄存器(Registers)
一、简介(Introduction)
二、例化(Instantiation)
三、复位值(Reset value)
四、仿真下的例化(Initialization value for simulation)
五、寄存器向量(Register vectors)
六、把线类型转化为寄存器(Transforming a wire into a register)
RAM/ROM
一、语义(Syntax)
二、同步使能quirk(Synchronous enable quirk)
三、读下写原则(Read-under-write policy)
四、混合宽度ram(Mixed-width ram)
五、自动化mem黑盒(Automatic blackboxing)