SpinalHDL_Chinese
关于SpinalHDL(About SpinalHDL)
开始入门(Getting Started)
数据类型(Data Types)
结构(Structuring)
语义(Semantic)
时序逻辑(Sequential logic)
设计错误(Design Errors)
其他语言特征(Other language features)
Libraries(库)
简介
Utils(实用工具)
流(Stream)
Flow
片段(Fragment)
状态机(State machine)
VexRiscv(RV32IM CPU)
从端总线库(Bus Slave Factory)
纤程框架(Fiber Framework)
二进制系统(Binary System)
寄存器接口(RegIf)
中断设计规范(Interrupt Design Spec)
总线(bus)
Com
IO口
图形(Graphics)
自动设计工具(EDA)
Misc
仿真(Simulation)
形式验证(Formal verification)
例子(Examples)
SpinalHDL_Chinese
»
Libraries(库)
查看页面源码
Libraries(库)
简介
Utils(实用工具)
一、State less utilities(免状态工具)
二、State full utilities(全状态工具)
三、特殊工具(Special utilities)
流(Stream)
一、规范(Specification)
二、语义(Semantics)
三、函数(Functions)
四、工具(Utils)
Flow
一、规范(Specification)
二、函数(Functions)
三、代码实例(code example)
片段(Fragment)
一、规范(Specification)
二、函数(Functions)
状态机(State machine)
一、简介(Introduction)
二、状态机(StateMachine)
三、状态(States)
VexRiscv(RV32IM CPU)
从端总线库(Bus Slave Factory)
一、简介
二、功能性(Functionality)
纤程框架(Fiber Framework)
一、简单的样例(Simple dummy example)
二、Handle[T]
二进制系统(Binary System)
一、规范(Specification)
二、字符串转Int/Long/BigInt(String to Int/Long/BigInt)
三、Int/Long/BigInt 转为 String
四、Int/Long/BigInt 转为 Binary-List
五、Binary-List 转为 Int/Long/BigInt
六、BigInt放大器(BigInt enricher)
寄存器接口(RegIf)
一、自动分配(Automatic allocation)
二、28种可支持类型(28 Access Types)
三、自动文献生成(Automatic documentation generation)
四、例子
五、中断库(Interrupt Factory)
中断设计规范(Interrupt Design Spec)
一、IP级中断库(IP level interrupt Factory)
二、系统级中断合并(SYS level interrupt merge)
三、Spinal库(Spinal Factory)
四、例子(Example)
五、开发区域(Developers Area)
总线(bus)
一、AHB-Lite3
二、Apb3
四、AvalonMM
Com
一、UART
二、USB设备
IO口
一、ReadableOpenDrain
二、三态(Tristate)
图形(Graphics)
一、颜色
二、VGA
自动设计工具(EDA)
一、QSysify
二、QuartusFlow
三、对于一个已存在的项目(For an existing project)
Misc
一、Plic映射器