SpinalHDL_Chinese
  • 关于SpinalHDL(About SpinalHDL)
  • 开始入门(Getting Started)
  • 数据类型(Data Types)
  • 结构(Structuring)
  • 语义(Semantic)
    • 赋值(Assignments)
    • When/Switch/Mux
    • 规则(Rules)
  • 时序逻辑(Sequential logic)
  • 设计错误(Design Errors)
  • 其他语言特征(Other language features)
  • Libraries(库)
  • 仿真(Simulation)
  • 形式验证(Formal verification)
  • 例子(Examples)
SpinalHDL_Chinese
  • »
  • 语义(Semantic)
  • 查看页面源码

语义(Semantic)

  • 赋值(Assignments)
    • 一、赋值(Assignments)
    • 二、位宽检查(Width checking)
    • 三、组合逻辑环路(Combinatorial loops)
  • When/Switch/Mux
    • 一、When
    • 二、Switch
    • 三、本地声明(Local declaration)
    • 四、Mux
    • 五、Bit级选择(Bitwise selection)
  • 规则(Rules)
    • 一、简介(Introduction)
    • 二、并行性(Concurrency)
    • 三、以最后赋值为准(Last valid assignment wins)
    • 四、Scala下的信号和寄存器的内在联系(Signal and register interactions with Scala)(OOP引用+函数)
上一页 下一页

© 版权所有 2022, THU-CGRA.

利用 Sphinx 构建,使用了 主题 由 Read the Docs开发.